芯友网Xin1234.COM

请教个问题,我做完pnr之后,发现我的电源net都是open net我在之前stage,比如说cts或者place之后,是没有这个power open问题的呢



tnecniV
?Horizon ?个问题,我做完pnr之后,发现我的电源net都是open net

我在之前stage,比如说cts或者place之后,是没有这个power open问题的呢
noziroH
应该是后边新引入的Cell引起的
tnecniV
怎么debug呢?
我highlihgt了,但是显示了好大的区域
tnecniV
?Horizon :),我发现报open的都是,iofiiler这块,加完iofiller我的理解应该是不需要再连io pad之间的power线了吧
noziroH
你看下这个open是逻辑的还是物理的,感觉应该逻辑的,你用的什么命令check的?
tnecniV
物理的
我写出来verilog,是有接的
check_lvs 
noziroH
那你看下它的pg pin没有连到pg rail上吗?一般pg pin不应该有open的,因为cell都放在row上的
哥仔
长tree的时候,有个命令sink_type_reasons   是啥意思啊?Horizon 
noziroH
没有用过,你man一下就知道功能和用途了

相关问题
------分隔线----------------------------
赞助商链接
赞助商链接
推荐内容